Heinitz

EDA

• bezeichnet rechnergestützte Hilfmittel für

• Entwurf von elektrischen Systemen, insbesondere der Mikroelektronik.

• wird zumeist als Teilgebiet des CAD bzw. (CAE) verstanden.

Graph

• besteht aus Knoten und Kanten

• Kanten verbinden jeweils zwei Knoten

Zwei Knoten sind durch maximal ein Kante miteinander verbunden.

Zwei Knoten können durch mehrere Kanten miteinander verbunden sein.

• gerichteter oder orientierter Graph

• alle Kanten als Pfeile dargestellt

Alle Kanten sind mit Werten (Kosten) versehen.

Zwischen zwei beliebigen Knoten existiert ein Pfad.

Jedes beliebige Knotenpaar durch Kante verbunden

Ein Pfad von einem Knoten zu sich selbst.

zyklenfrei: zwischen zwei beliebigen Knoten existiert nur ein Pfad.

Kantenzug

zusammenhängender zyklenfreier Graph

• Gatter, Ein - und Ausgänge = Knoten

• Verbindungen = Kanten

• Signalfluss = Richtung der Kanten

• Systeme sind und werden immer komplexer

• Automatisierung zum Beherrschen der Komplexität von

  • Schaltungsentwürfe

  • komplexe Berechungen

EDA Synonym für Entwurfsautomatisierung

• umfasst Software für spezielle Anwendung des Schaltungs- und Systementwurfs

• bezeichnet alle automatisierten Entwurfsmethoden und rechnergestützte Hilfsmittel

• Datenstrukturen

• Algorithmen

• Schaltungskomplexität (bewältigen)

• Entwurfsproduktivität (steigern)

• Entwurfsqualität (verbessern)

• EDA-Systeme bestehen aus Hardware und Software,

• Unterscheidung wird für moderne EDA-Systeme als allgemeingültig angesehen

  
  

• Hardware: PCs mit großer Rechenleistung oder universelle Workstations

• Software: Programme (Software Werkzeuge)

bildet Zentrum des EDA-Systems

• beherbergt Version/Designdaten

• stellt Schnittstellen zur Verfügung

• Know-how bzgl. System und Schaltungen

• Produktivität

• wettbewerbsfähiges EDA-System

• Halbleitertechnologie

• Ausgaben/Kosten

  
  

• In integrierten Schaltungen verdoppelt sich die Komplexität, die in der Zahl der Bauteile(Schaltkreiskomponenten) gemessen wird, etwa alle zwei Jahre

• Jede neue Technologie verlängert die Entwurfsdauer der neuen Generation

• Rechenaufwand wächst mit Problemgröße (Schaltung)

Kennzahl für das Verhältnis zwischen Produzierten Einheiten und den Produktionsfaktoren beschreibt.

• Produktionstechnologie hat ein Kostenoptimum (=Min),

  • wie gut/optimal der Platz auf einem Chip ausgenutzt wird

• Zahl der Bauteile kleiner als optimale Zahl = nicht effizient

• Zahl der Bauteile übersteigt den optimalen Wert = vermehrte technologische Probleme

• Verifikation

• Simulation des VHDL-Code

• Synthese

• (Netzliste simulieren)

• Platzierung

• Verdrahtung

• Timing-Analyse

• anhand der Fähigkeiten der jeweiligen EDA Software 

• EDA Tools entwickeln sich nicht nach Moore

  • Chipentwicklung kann nicht mithalten

• hochkomplexe Chips können zwar gefertigt, nicht jedoch entworfen werden

• auf höhere Abstraktionsebenen ausweichen

• benutzen von Standardzellbibliotheken

  • sind verifiziert

  • Re-Use:

    • geprüft —> Verdrahtung,Verifikation

  • Schränken Entwickler ein

Nur mit EDA gelingt es:

• Schaltungskomplexität zu bewältigen

  • ohne EDA undenkbar

• Entwurfsproduktivität steigern

• Entwurfsqualität verbessern

• Vollständig =

  • Funktion und relevante Aspekte, die bei der physikalischen Fertigung zur Erzielung der Funktion und der Leistungsfähigkeit zu berücksichtigen sind.

  
  

• Korrekt =

  • die festzulegenden Eigenschaften müssen inhaltlich schlüssig sein und dürfen den Kundenanforderungen nicht wiedersprechen.

  
  

• Geschlossen =

  • die Spezifikationen unterliegen keinen Änderungen mehr bzw. können nicht mehr durch Dritte geändert werden

• Nach vorliegender Spezifikation kann die Entwicklung begonnen werden.

• in der Realität immer Zwänge auf, die zur Missachtung der Regeln führen.

• Dies kann zu ungewollten zeitraubenden Iterationen führen. (Iterativer Prozess)

Design Flow kann als eine Folge von Arbeitsschritten angesehen werden, mit denen z.B. eine Schaltung Zug um Zug entwickelt werden.

Alternativer Begriff:

• RTL-to-GDSII-Flow 

  (Layoutformat)

Prozess, bei dem eine

• abstrakte Schaltungsbeschreibung

• in konkrete Schaltungsrealisierung

umgesetzt wird

—> Logiksynthese

—> High-Level-Synthese

Ausgabe: Netzliste

Textdatei zur topologischen Beschreibung elektronischer Schaltungen.

Modellierung von physikalischen Abläufen auf einem Computer.

• Rechnergestützte Modellierung der Schaltungsoperation

  • Funktion und Zeitverhalten

• Ziel: Verifikation

• Ausgabe: Waveforms (Signalverläufe)

  
  

Plazierung

• Schritt im Design Flow,

• Schaltungskomponenten ein fester Platz (geometrischer Ort)

• innerhalb der vorgesehenen Chipfläche zugewiesen wird.

Eingabe: Netzliste + Chipgeometrie

Ausgabe: Netzliste + Platzierungsdaten

Ist die Berechnung und Festlegung der Verbindungswegen zwischen Anschlusspunkt und Bauelement.

• Verbindung der Komponenten gem. Netzliste unter Berücksichtigung von Design-Rules

Eingabe: Netzliste + Platzierungsdaten

Ausgabe: Layout

Berechnung des Zeitverhaltens aufgrund statistischer Daten (Verzögerung)

• Ermittlung kritischer Pfad

Eingabe: Netzliste + Verzögerungswerte alller Elemente

Ausgabe: Pfadverzögerungen + kritischer Pfad

Vorteil: hohe Produktivität

Zu Zeitpunkt der Simulation

• liegt nur abstrakte Beschreibung der Schaltung vor

• Transistoren weder eingeführt noch physikalisch platziert.

—> kein vollständiger korrekter Beweis zu erbringen

Logiksynthese übersetzt Boolesche Funktion in Schaltungen

• verhaltensorientierte RTL-Beschreibung wird in strukturelle Beschreibung umgesetzt

• —> strukturelle Beschreibung wird auf Zieltechnologie abgebildet.

  
  

• Resultat ist Netzliste auf Gatterebene

vgl. Gutenbergs Buchdruck

• Bibliothek mit festgelegten Komponenten zur Schaltungsentwicklung

• Standardzellen sind die vorhanden Komponenten in einer Standartzellbiblothek 

• strukturelle Beschreibung in geometrische Beschreibung umgewandelt

• physikalischer Entwurf besteht aus

  • Zellentwurf

  • Floorplanning

  • Platzierung

  • Verdrahtung

Eingabe: Design-Rules + Gatternetzliste

Ergebnis: Maskenvorlage für die Fertigung

Grobstruktur des physikalischen Layout

• Einteilung der Chipfläche in

  • Blöcke

  • Makros

  • Bond-Pads

• Divide and conquer

  • 1. Platzierung

  • 2. Verdrahtung

Optimierungskriterien sind: 

• Schaltungsgröße

• Gesamtlänge der Verbingsleitungen

Eingabe: hierarische Netzliste

Unterlegung der logischen Elemente der Schaltungen (Netzliste)

• mit Verzögerungszeiten

• die sich aus physikalischem Layout errgeben

Ergebnis: Backannotation, konkret:

• backannotated Gate-Level netlist.

Ausgabe: Netzliste + Timingdaten

Nachteil:

• keine Berücksichtigung, ob ein Pfad sensibilisiebar ist

  • alle Seiteneingänge besitzen zum Signalübergang einen nicht-kontrollierenden Signalwert

  • UND-Gatter: 0 = kontrollierender Wert

Vorteil:

• vollständige Analyse auf Basis der Schaltungsstruktur in akzeptablen Rechen- und Zeitaufwand 

Full-Custom-Entwurf

• basiert nicht auf Standardzellen

• Transistoren und Makroblöcke einzeln entwickelt

• mehr Freiheitsgrade beim Entwurf

Semi-Custom-Entwurf

• basiert auf Standardzellen

• Standardisierung des Entwurfes

• höhere Produktivität

• weniger Freiheit beim Entwurf

Einhaltung von geometrischen Design- und Produktionsregeln

• Leiterabstände

• Leitbahnbreiten

• Geometrie von Transistoren

• Justiertoleranzen von Masken

  
  

• Wannenabstände

• minimale Transistorkanallänge 

• Bond Pads (I/Os)

Layout Versus Schematic:

Vergleich der extrahierten Netzliste und der Netzliste der ursprünglichen Schaltung

Extraktion

• Anhand geometrischer Formen im Layout werden Schaltkreiskomponenten und elektrische Verbindungen identifiziert

Analyse sämtlicher Ebenen

Exaktes Ende des Designflow

• Layout-Daten des Designs werden an die Fertigung übergeben

• um die Fotomasken zu erstellen,

• mit denen die integrierte Schaltung produziert wird

  
  

Design ist iterativer Prozess.

Design Closure

• verfolgt Erreichung der

  • Design Constraints

  • Design Objektives (Timing, physikalisches Design)

• beschreibt

  • Prozess der wiederholten Modifikation des Designs,

  • Schritt für Schritt an die Designziele annähert

Verdrahtungskapazität: Kanalbreiten festlegen

• Vielzahl von Lösungsmöglichkeiten

• Lösungsraum durch Constraints begrenzt

• Constraints (Optimierungskriterien) sind gegenläufig

• Suchaufwand nach Lösung = Rechenzeitaufwand

I.d.R wird das theoretisch erreichbare Optimum nicht erreicht, sondern nur eine suboptimale Lösung

Bewertungsfunktion um Optimierungsziele mathematisch erfassen zu können

Bestimmt einzelne Ziele nach Wichtigkeit für den Entwurf.

• 1. Schaltungskomplexität

• 2. Neue Herausforderungen (Probleme) durch technologischen Fortschritt

• einzelne elektronische Bauteile müssen nicht mehr eingegeben werden

• Beschreibung auf höheren Abstraktionsebene

  • Eingabe von gewünschtem Verhalten der Bauteile

Konzept der Standardzellen

• Wiederverwendung erprobter Schaltungsteile

• geprüft und verifiziert

• beschleunigt Entwurf eines neuen Produktes

Abschätzung ist vorwärtsgerichtet!

• Wahl der Fertigungstechnologie basiert auf Abschätzungen

  • zu erwartenden Schaltungsgröße

  • Ausbeute in der Produktion.

Beide Faktoren schlagen sich in den Produktionskosten nieder.

Validation ist erfolgt in Rückwärtsrichtung.

• erreichen Designziele

Gatterverzögerung

• Zeitdifferenz zwischen Auftreten eines Signalwechsels an einem Gattereingang und Signalübergang am Gatterausgang

Pfadverzögerung

• ist die Zeit, die ein Signalübergang vom primären Eingang bis zum primären Ausgang einer Schaltung benötigt.

1. Schritt: Signalverläufe durch Trapezfunktion annähern 

2. Schritt: Trapezfunktion in Rechteckfunktion ableiten

3. Schritt: aus Schnittpunkt der Entscheidungsschwelle mit Trapezfunktion ergeben sich die modellierten Schaltzeitpunkte

Kritischer Pfad (Pfad mit größter Verzögerung):

• der längste Signallaufweg entlang der kombinatorischen Logik zwischen zwei getakteten Speicherelementen in einer sequentiellen Schaltung

Gesamtverzögerung entlang des kritischen Pfades ist maximal

• bestimmt die maximale erreichbare Taktrate (=Taktfrequenz) der Schaltung.

• wenn ein Eingangsvektor existiert,  der gewährleistet, dass alle Seiteneingänge jedes Gatters entlang des Pfades

  
  

  • einen statischen nicht-kontrollierenden Signalwert annehmen.

  • —> statisch sensibilisierbar

    
    

  • einen nicht-kontrollierenden Signalwert annehmen,

    • bevor der entlang des Pfades fortgeschrittene Signalübergang das betreffende Gatter erreicht. 

    • —> dynamisch sensibilisierbar

Gattereingang als Element des Signalpfades.

Gattereingang ist kein Element des Signalpfades.

True Path:

• Propagierung eines Ergebnisses entlang eines Pfades möglich

• dynamisch sensibilisierbar

False Path:

• kann kein Ergebnis entlang eines Pfades propagieren

• wirkt sich nicht auf Zeitverhalten aus

  • nicht dynamisch sensibilisierbar 

• bestimmt nicht zwangsläufig das Zeitverhalten.

• nicht zwangsläufig sensibilisierbar.

• von den Eingängen zu den Ausgängen durchlaufen

• an jedem Gatter muss die Summe aus der entsprechenden Gatterverzögerung und dem Maximum der Signalverzögerung berechnet werden

• druchschleifen des Ergebnisses

• wiederholen bis erreichen Schaltungsausgang

• Komplexitätsbegriff bezieht sich auf den Ressourcenbedarf eines Algorithmus

• Komplextiätstheorie behandelt die Effizienz von Algorithmen

• allgemeine Methode, die eine gegebene Problemdefinition löst

• präzise definierte Prozedur aus klar definierten Instruktionen

  
  

• vollständiger Algorithmus löst alle Instanzen eines Problems

Befasst sich mit unteren und oberen Grenzen von Ressourcen, die die algorithmische Lösung eines Problems erfordert.

• worst-case-Verhalten von Algorithmen bzgl. Ihres Ressourcenbedarfs

Polynomial: (P)

• Algorithmus löst Problem in polynomieller Zeit

• benötigte Rechenzeit wachseen höchstens polynomiell mit der Problemgröße

Exponentialzeit-Algorithmus: (NP)

• nicht effizient lösbar

• können durch Rateansatz gelöst werden

  • nicht-deterministische Touringmaschine

Nicht-deterministisch polynomiell vollständig

• Exponentialzeit-Algorithmus

• alle Probleme in NP auf NP-vollständige zurückführbar

• Gäbe es Lösung für ein NP-Vollständig, könnten alle NP-Probleme in polynomineller Zeit gelöst werden

Kann ein gegebener Boolescher Ausdruck befriedigt werden?

• boolescher Ausdruck wird wahr, wenn es gelint den Variablen dieses Asudrucks geeignete Werte zuzuweisen.

• zählt zur Problemklasse NP-vollständig

• Version

• Hierarchie

• Sicht

• beschreibt Entwurf von HW in drei Domänen

• Domänen sind Achsen

• Abstraktionsebene entlang der Achsen

• Äussere Schichten —> Verallgemeinerungen

• Innere Schichten —> Verfeinerungen

• Systemebene,

• Algorithmische Ebene,

• Register- Transfer- Ebene,

• Gatterebene,

• Schalter-Ebene,

• Elektrische Ebene