DS

• 1 BIT => Binärziffer

• 1 BYTE (8 Bit) => 8 Binärziffer

• 1 WORD => Folge von Zeichen (16 Bit)

• Binär/Dual: Basis 2, Ziffernbereich: 0,1

• Oktal: Basis 8, Ziffernbereich: 0,1,…,7

• Dezimal: Basis 10, Ziffernbereich: 0,1,…,9

• Hexadezimal: Basis 16, Ziffernbereich: 0,1,…,9,A,B,C,D,E,F

  
  

• Entweder: Negative Zahl => Zweier Komplement und addieren

• 0 -1 = 1, 1 an der nächsten Stelle markieren

• Zahl in die oberste Zeile, aufsplitten

• In die mittlere Reihe am Anfang Basis b des Zahlensytems

• Dann erste Ziffer addieren * b in nächsten Kästchen schreiben, zweiter Ziffer addieren …

• Von Rechts beginnen alles bis zu ersten 1 abschreiben

• Nach der ersten eins alle Ziffern tauschen

• Achtung: Stellen beachten, positives oder negatives Ergebnis

• Genauigkeitsverlust bei kleinen Beträgen

• Überlauf bei hohen Beträgen

  => Gleitkommadarstellung

• Schritt 1: Negative Zahl VZ = 1 

                Positive Zahl VZ = 0 

• Schritt 2: Zahl in Binär umwandeln 

• Schritt 3: Normalisieren damit 1,… da steht 

Normalisierung merken 

• Schritt 4: Mantisse eintragen (das was nach dem Komma steht) mit Null auffüllen 

• Schritt 5: 15 + Normalisierung = Exponent eintragen 

MOV <Ziel>,<Quelle>

ADD <Ziel>, <Quelle>

=> Ziel = Ziel +Quelle (wie MOV)

SUB <Ziel>, <Quelle>

=> Ziel = Ziel - Quelle (wie MOV)

MUL <Quelle>

=> EAX = EAX * Quelle

Anmerkung: Ergebnis wird immer in 2 Register gespeichert (64 Bit)

32 Bit in EDX => wird immer überschrieben auch bei kleinen Zahlen

32 Bit in EAX

=> zuvor immer EDX 0 setzen

DIV <Quelle> => EAX = EDX:EAX / Quelle

baut Zahl aus EDX und EAX

=> EDX = Rest

Ergebnis muss in 32 Bit passen

Bsp: div ebx -> eax = edx:eax /ebx (Ergebnis)

edx = rest (eax /ebx) (Rest)

INC <Ziel>

DEC <Ziel>

SHL ( Multiplikation mit 2)

SHL <Ziel>, <Anzahl>

SHR (Division mit 2)

SHR <Ziel>, <Anzahl>

RET

Beendet auch Unterprogramme die mit CALL aufgerufen wurden

statische Speicherstellen, welche einen Namen im Programm zugewiesen bekommen

section .data

• DB: Define Byte (8 Bit) => [BYTE]

• DW: Define Word (~ 16 Bit) => [WORD]

• DD: Define Double Word (~ 32 Bit) => [DWORD]

• DQ: Define Quad Word (~ 64 Bit) => [QWORD ?]

VARIA DD 0x12

1. mov EAX, [A]

2. mov EAX, A

section .data

bigVar DQ 0

section .text

mov [bigVar], eax

mov [bigVar+4], edx

Ohne Größenangabe unklar wie viele Bit verwendet werden sollen:

mov DWORD [Var2], 0xFF

mox eax, ebx

mov eax, [Var]

mov eax, Var

Beim Stack: Last in First out

• Push: Daten oben ablegen

• Pop: Oberste Daten runterschmeißen und in eine var speichern

Adressen durch SP und BP

• stack pointer - SP

• base pointer - BP

push <Quelle>

pop <Ziel>

• Stack Pointer Adresse veringert sich je mehr Elemente im Stack sind

  => BP: größte Speicheradresse und SP wächst in Richtung kleinere Speicheradressen

• leerer Stack => SP = BP

• Stack muss am Ende des Programms geleert werden, sonst stürzt es ab oder macht an falscher Stelle weiter => Sicherheitslücke

PRINT_HEX <Größe>, <Quelle>

=> Größe: Byte

=> Quelle: Adresse (Variablen ohne[])

=> same: PRINTUDEC / PRINT_DEC

PRINT_CHAR <QUELLE>

=>Daten als Quelle: Charakter || String

=> same: PRINT_STRING

NEWLINE

• Control Flags: verändern etwas

• Status Flags: geben Informationen zurück

• arithmetischer Überlauf, dann schlägt die Flag an

• OF

• wird gesetzt, wenn das Ergebnis einer mathematischen Operation negativ ist( nicht bei Multiplikation oder Division

• SF

Wenn arithmetsches Ergbenis 0 ist oder

logische Operation 0 wird

• wird gesetzt wenn man einen Übertrag hat

Compare (numerisch)

CMP <Ziel>, <Quelle> => Numerischer Vergleich

JMP <Ziel> Springe an bestimmte Stelle im Code wird immer ausgeführt = unbeding)

Bedingt:

prüfe Flags oder Register:

Wenn Bedingung erfüllt: Springe

LOOP <Ziel>

-> Counter-Register (CX) gibt Anzahl der Durchläufe

%macro <Name> <Anzahl Parameter>

Code

%endmacro

-> aufruf erfolgt per Name

-> jeder aufruf wird durch den Makrocode ersetzt

<Name>:

Code

RET

• Aufruf per Call:

CALL <Name>

• Keine Parameterübergabe möglich

Big Endian = Vorwärtsspeicherung

Little Endian = Rückwärtsspeicherung

• erzeugt Maschinencode in OBJ Datei

• Linker erzeugt ausführbare Datei (z. B. .exe)

• Debugger: - Überwacht Ausführung

  - zeigt den Inhalt der Register

• RAM: Der Speicher wird mit jedem Takt aufgefrischt

• CPU: eine Berechnung pro Takt

• PCIe: Daten werden mittels Takt verschickt

1 Hz = 1 Taktperiode pro Sekunge

1 MHz = 1 000 000 Takperioden/s

1 GHz = 1 000 000 000 Taktperioden/s

RISC (Reduced Instruction Set Computer)

• kleiner Befehlssatz, Fest gedrahtet, Pipelining, großes Registerset

  • einfacher Chip

  • Aufwand bei der Software

  • weniger Stromverbrauch

    => weniger Zyklen pro Befehl -> Mehrere Befehle pro Programm

CISC (Complex Instruction Set Computers)

• Mikroprogramme

  • Aufwand bei der Hardware

  • Weniger code

    => mehrere Zyklen pro Befehl -> weniger Befehle pro Programm

Klassische Rechnerarchitektur

• Problemunabhängige Struktur

• gemeinsamer Speicher für Computerprogrammbefehle und Daten

• SISD-Architektur (Single Instruction, Single Data)

• Dekodiert Befehle und steuert den Programmablauf (Ablaufsteuerung)

• Befehlszähler und -Register

• Befehle werden interpretiert und deren Ausführung veranlasst, gesteuert und überwacht

• Verknüft und verändert die zu bearbeitenden Daten

• Besitzt Registerblock, Operationswerk und Statusregister

• NImmt Programmbefehle und Daten auf

• Prinzipiell kein Unterschied zwischen Daten und Befehlen

• Adress- und Datenregister (Angesprochen über Adressen)

• Unterteilung in Speicherplätze (Speicherzellen, Speicherworte)

• Übergabe von Programmen und Daten

• Ziel/Quelle -> externe Einheit oder Speicher

5-Phasen für Befehlsverarbeitung:

• Befehlsholphase (Instruction Fetch)

• Befehlsentschlüsselungsphase (Instruction Decode)

• Befehlsoperandenholphase (Operand Fetch)

• Befehlsausführungsphase (Instruction Execute)

• Ergebnisrückschreibephase (Write Back)

=> Befehle stehen im Speicher

=> Leitwerk “weiß” jederzeit, welcher Befehl als nächster auszuführen ist

=> Adresse des nächsten auszuführenden Befehls steht im Befehlszähler (spezielles Register des Leitwerks)

=> aufeinanderfolgende Befehle stehen in aufeinander folgenden Speicherstellen

1. Das Leitwerk aktiviert über den Steuerbus das Adresswerk und den -Bus

2. Das Leitwerk sendet die Adresse des Befehlszählers über den Adressbus an das Speicherwerk zur Speicherung im Adressregister

3. Das über den im Adressregister gespeicherten Wert adressierte Speicherwort wird ausgelesen und im Datenregister gespeichert

4. Das Befehlwort wird über den Datenbus im Befehlsregister gespeichert

5. Befehszähler wird erhöht oder gesetzt (Sprungbefehle)

   
   

1. Das Befehlswort wird aus dem Befehlsregister an den Decoder gesendet

2. Der Decoder entschlüsselt das Befehlswort

3. Der Befehl wird zur weiteren Abarbeitung an die Ablaufsteuerung gesendet

Ablauf:

Preprocessor => Compiler => Assembler=> Linker

• kernel (command-line arguments and enviroment variables)

• stack

  • Funktionsparameter, Rücksprungsadressen, lokalen Variablen

  • LIFO Struktur (last in / first out)

  • Wächst nach unten Richtung heap

• heap

  • dynamisch angeforderte Speicer

  • Wächst nach oben Richtung stack

• data

  • Aufgeteilt: inizialisierte & nicht initialisierte Daten

  • Globale & static Variablen

• text

  • ausführbarer Code (Befehle)

• Verlagerung der Prozessorfunktionen bei der Ein-/Ausgabe auf das E/A-Werk

• Steuerung der einzelnen Funktionseinheiten über eigene Prozessoren

• Bearbeitung spezieller Befehle durch Spezialprozessoren

• Asynchrone Trennung vo Befehlshol und -ausführung

• es wird ein Befehl nach dem anderen abgearbeitet

  • während des 2 Taktes des 1 Befehls wird der zweite Befehl geholt usw.

• Verwmeidung von Sprüngen / Parameteraufrufen:

  • Keine Rekursion

  • Keine Funktionen

=> Befehle in einer Pipeline müssen rückgängig gemacht werden

=> Optimierter Code kann daher zu schlechtem / unlesbaren Code führen

• Verlagerung der Datenhaltung:

  • kB-große Speicherzellen nahe an der CPU

  • Cache wird durch Pre-fetching gefüllt un von Controller verwaltet

• möglichst vermeiden (sind langsam)

• Lokale statt globale Variablen

• häufig genutzte Variablen in Register oder auf den Stack laden

Vermeiden oder Mildern des Von-Neumann-Flaschenhalses

• Parallelisierung verschiedener Abläufe im Computer

• mehrere parallele Rechnewerke, mit gemeinsamen Steuerwerk -> SIMD (Instruktion und ein Datum einzeln bearbeiten)

• Speichercontroller und PCI-Anbindung in CPU integriert

• Direkt Media Interface (DMI)

• PCH übernimmt die verbleibenden Funktionen der Northbridge und die Funktionen der Soutbridge

• konkrete, prozessorientierte Realisierung einer CPU

• Größenangabe in der Halbleitertechnik

Eine Funktion zur automatischen Übertaktung von Hauptprozessoren. Erlaubt die bedarfsorientierte dynamische Erhöhung des Prozessortaktes.

Kümmert sich um die Ansteuerung der “langsamen” Komponenten mittels spezieller Controller: -USB, -SATA, -Netzwerk,…

Des Weiteren werden witere PCIe Schnittstellen zur Verfügung gestellt

Peripheral Component Interconnect Express (PCIe oder PCI-E)

• serielle Punkt zu Punkt Verbindung (keine parallele Übertragung von Daten)

• Vollduplex (gleichzeitiges Senden & Empfangen)

• Daten werden in Paketen gesendet

• wird verwendet bei:

  • SSDs

  • Erweiterungskarten (USB, Netzwerk, Wi-Fi, …)

  • Verbindung zum Chipset

RAM (Random Access Memory)

• lesen und schreiben möglich

• asynchron oder synchron möglich

SRAM

• bei Anliegen der Betriebsspannung bleibt der Inhalt gespeichert

• verbraucht viel Chipfläche

• sehr schneller Speicher

=> Verwendung als Cache

DRAM

• periodisches Auffrischen des Inhaltes nötig

• sehr hohe Datendichte

=> Verwendung als Arbeitsspeicher

Steuerbefehle werden vom Leitwerk an die anderen Werke verschickt

Adressen, die von Speicher gelesen/Speicher geschrieben wird, werden hier transportiert

Die Daten zum Speicher oder Lesen werden transportiert

• Kapazität beider Kanäle muss gleich sein

• paralleler Betrieb über 2 Busse

• höchste Geschwindigkeit

• langsamste Geschwindigkeit wird genutzt

• bei einem Speicher / verschiedene Kapazitätenamic RAM (DRAM)

Double Data Rate Synchronous Dynamic Random Access Memory

DDR: pro Takt doppelte Daten übertragen (auf und absteigende Flanke des Taktsignals)

• Hard Disk (HD)

• Fester Speicher

• Speicherung per Magnetisierung

• direct access storage device (DASD) -> direkt zu Speicheradresse springen

• einer der langsamsten Komponenten im PC

Auf je mehr Fragmente eine Datei verteilt ist, desto länger dauert der Zugriff mit einer Festplatte ( Schreibkopf muss neu plaziert werden)

-> deshalb werden die Daten wenn möglichst defragmentiert

• Mehr Speicherkapazität:

  • mehrere Magnetscheiben

  • kleinere & überlappende “Speicherzellen”

• Mehr Geschwindigkeit

  • höhere Drehzahl

  • schneller Positionierung

  • Cache

• Solid-State-Drive / Solid-State-Disk

• nichtflüchtiges elektronisches Speichermedium

• keine beweglichen Teile

• Flash Speicher aus NAND Gattern

• Unterteilung in Pages und Blöcke ( Page einmal beschreiben -> danach gelöscht)

=> Lebenszeit ist begrenzt

• SLC-Speicherzelle -> ein Bit, ein Spannungslevel

• MLC-Speicherzelle -> mehrere Bits mehrere Spannungslevel

• TLC-Speicherzelle -> drei Bit, acht Spannungslevel

• Flash Speicher aus NOR Gattern

• Einsatz als ROM ( Read only Memory)

• Reserve für ausgefallene Blöcke (Spare Area)

• Lebensdauer am Ende -> Read-Only Modus

• verbraucht mehr Platz

• Auslieferung komplett fehlerfrei

• Speicher wird linear adressiert

=> direkte Ausführung von Code möglich

• steuert die Grafikausgabe

• Prozessor rechnet die Daten -> Ausgabe an die Grafikkarte

• integrierte Grafik im Prozessor /Erweiterungskarte

• Besteht aus:

  • Grafikprozessor

  • Grafikspeicher

  • RAMDAC

  • Systemschnittstelle

  • Framebuffer

• paralleles Arbeite optimiert

• viele Berechnungseinheiten (ALUs) -> viel mehr Transistoren

• geringere Taktrate als CPUs

• schnellere und mehrere Datenleitungen

• Graphics Double Data Rate (GDDR)

• Kann auch ein Teil des Arbeitsspeicher sein (shared memory)

• veralteter Anschluss

• Video Graphics Array

• analoge Bildübertragung

• veralteter Anschluss

• Digital Visual Interface

• Strandard für den Computer-Bereich

• analog & digitale Übertragung

• Anschluss

• High Definition Multimedia Interface (HDMI)

• Unterhaltungselektronik

• Kopierschutzkonzept (DRM) integriert

• Anschluss

• Übertragung von Bild- und Tonsignalen

• HDMI und DVI kompatibel

• Displaypanel direkt ansteuern

• Schnittstelle

• Universal Serial Bus

• Anschluss von Peripherie, Festplatten, usw.

• Hot Swapping ( in Betrieb an- und abgesteckt werden)

• Host steuert die Kommunikation

• Schnittstelle

• verteilt das USB Signal an mehrere Ports

• Isochroner Transfer:

  • garantierte Datenrate

• Interrupt Transfer:

  • kleine Datenmengen (z.B. Tastatur, Maus,…)

• Bulk Transfer

  • große Daten, nicht zeitkritisch

• Controler Transfer

  • besondere Art des Datentransfers

  • Daten werden bestätigt (sicherer Transfer)

• Schnittstelle

• 24 Pins für Daten und Strom

• Alternate Mode für: DisplayPort, Hdmi, Thunderbolt

• Schnittstelle

• Kombi aus DisplayPort und einer PCIe basierende Schnittstelle

• 6 Chips pro Steckerende => teuer

Basic Input Output System

Aufgaben:

• wird nach Einschalten des PCs ausgeführt

• Peripherie wird eingebunden & Hardware überprüft

• Betriebssystem wird gestartet

Basic Input Output System

Funktionen:

• Initialisierung der Hardware

• Power-on self-test (Sind Komponenten funktionsfähig?)

• Startbildschirm

• …

Unified Extensible Firmware Interface

• Nachfolger BIOs (64-Bit Systeme optimiert)

• einfacher zu bedienen

• Secure Boot

  • vorher signierte Bootloader werden geladen

• schneller Startvorgang

Unified Extensivle Firmware Interface

• einfach zu erweitern

• hochauflösende Grafikkarten werden unterstützt

• Shell

• BIOS-Emulator

• ….

• Cache im Prozessor

• Speichercontroller

• 2 Busse am Arbeitsspeicher

• Speicher direkt am Prozessor angebunden

• mehrere Cores

• mehrere Steuerwerke

• eigene Caches

• eigener Controller (Chipset)

• Viele parallele Cores

• GPU in Prozessor

• GPU als Steckkarte (über PCIe)

• asyncrone

• Unterbrechungen laufender Programme (-> Reagieren auf Ereignisse

• Auslöser: Hardware: zb. Tastatureingabe

1. unterbricht Programm

2. Handlerroutine wird gewechselt

3. Routine greift auf gleiche Komponente zu wie unterbrochenes Programm und verändert deren Zustand

4. Veränderter Zustand = vorheriger => transparent Interrupt

• Interrupts werden vollständig deaktiviert bis Handlerroutine ausgeführt ist

• Unterschiedliche Priorisierung von Interrupts

1. Speichern des Prozessstatus auf Stack

2. Interrupts deaktivieren

3. Nachschlagen der Interrupt Routine

4. Ausführen der Routine

5. Wiederherstellen des ursprünglichen Prozesses

• CLI, Clear Interrupts -> keine Interrupts zugelassen

• STI, Set Interrupts -> Interrupts zugelassen

• synchron

• Auslöser: automatisch durch Softwarem (DIV / 0, Overflow,…)

• 
  

• Trap

  • Rüchsprungadresse ZU fehlerhaftem Befehl

• Fault

  • Rücksprungadresse VON fehlerhaftem Befehl

• Abort

  • keine Rücksprungadresse -> beenden des Programms

• I/O Ports

  • werden über IN/OUT Befehl angesprochen

  • Kommunikation erfolgt über Busssystem

• Port Mapped I/O

  • Register von Peripheriegeräten werden angesprochen

• x86 Betriebsmodi

  • Real-Mode

  • Protected-Mode

  • Long-Mode

• BIOS-Boot

  • Prüfen des MBR

  • Laden des MBR in RAM

  • Code Ausführen

• Master-Slave Prinzip

• Direct Memory Access

• Initialisierung bei jedem Systemstart

1. Zyklus -> Master legt Geräteadresse auf Bus

2. Zyklus -> Gerätebus wird von Bus entfernt, Bus wird an Slave gegeben

3. Slave legt Daten auf den Bus

• Redundant Array of Indipendent Disks

• Vorteile: Höhere Ausfallsicherheits, höhere Geschwindigkeit, HotPlug Fähigkeit

• Raid 0: Daten werden auf mehreren Platten gleichzeitig gespeichert

• Raid 1: Daten werden gespiegelt

• Raid 5: Daten werden auf Platten verteilt, eine Platte hat Paritätsinformationen

• Raid 01: Daten werden gestriped und doppelt abgelegt

• Raid 10: Daten werden doppelt gespeichert und gestriped

• Echte Parallelität: Ein Prozessor ein Task, ein anderer einen anderen Task

• Teilaufgabe innerhalb eines Prozesses

• mehrere Threads teilen sich Ressourcen eines Prozesses

• wird ein Prozess beendet sterben die Threads

Da diese keine Anpassungen von Hardware an ein bestimmtes Problem benötigt

Zwei Hauptaufgabe:

1. steuert Befehlsfluss (Befehle aus Speicher interpretiert und die richtige Reihenfolge der Befehlsausführung)

2. verwaltet es die Ressourcen (einschließlich Speicher, Register und Ein- und Ausgabegeräte)

RISC, da ein geringerer Befehlssatz benötigt ist + Energieeffizient 

32 * 2 * 2 = 128 / 8 = 16

Sicher, dass nur ein Befehl ausgeführt wird => kein Überprüfen nötig, 

Einfachheit, geringer Hardwareaufwand 

Betriebssysteme, Microcontroller, Echtzeitsysteme, Treiber, etc... 

LIFO – last in first out 

Temporärer Speicher 

-Zero Flag: Ergebnis der Operation = 0 

-Parity Flag: Im untersten Byte gerade Anzahl an "1" 

Stack leeren, 

Ebp wird aus esp gesetzt 

-Call Befehl kostet Zeit (Sprung) 

-Da Makros kopiert werden in den Code, ist die Datei größer 

L1 Cache ist schneller, kleiner und pro Kern individuell.  

L2 Cache ist größer, langsamer und wird von allen Kernen geteilt. 

CPU wenige Kerne mit großen Befehlssatz ->Befehlsströme 

GPU viele Kerne mit kleinen Befehlssatz -> Datenströme 

Gleich : Sämtliche Rechenaufgaben werden übernommen 

Anders: AMD hat mehr Funktionen in Prozessor integriert,  

Intel hat viele Funktionen im Chipset 

-mehr Transistoren auf der selben Fläche 

-Komponenten näher zusammen => schneller 

-weniger Energie 

-kleinere Strukturbreiten => geringere Spannung 

-kürzere Übertragungswege =>höherer Takt möglich 

HDD => günstiger, SSD verliert Daten ohne Stromanschluss 

SSD => schneller, da keine Mechanik Komponenten 

HDD => geringer Preis, mehr Speicher für weniger Geld 

-bessere Ansprechzeiten 

-einfaches Erweitern 

-höhere Ausfallsicherheit 

-höhere Taktung kurzzeitig 

-nur auf einzelne Kerne höhere Taktung ( evtl. werden andere runtergetaktet)

-Viele Grafikkarten 

-Viele CPUs 

Nein

FLOPS (Floating Point Operations per second)

-Grafikkarte

-Netzwerkkarte

-USB-Controller

-SSD

SIMD

• Rundungsfehler: 

• Vergleichsschwierigkeiten: Fehler beim Vergleichen