Unterschied zwischen Schaltnetzen und Schwaltwerken
Schaltnetze:
direkt abhängig von den aktuellen Zuständen der Eingänge
Bsp.: Logikschaltungen, Umcodierer, Parity
Schaltwerke:
hängen auch von den internen Zuständen ab, z.B. Speicher, Zähler etc.
Nenne folgende Charakteristika eines Flip-Flops
Funktion (wofür?)
Eingänge
Ausgänge
Schaltzeichen (allgemein)
Funktion: Speicherung eines Bits (gehört also zu den Schaltwerken, da es einen Zustand speichert)
Eingänge: min. 2 Eingänge (z.B. set- und reset)
Ausgänge: min. 1 Ausgang ( i.d.R. 2, einer negiert, der andere nicht negiert)
Welche unterschiedlichen Flipflops gibt es?
Flipflop-Typ
Taktbezug
Steuerung
Merkmal / Besonderheit
Nicht-taktgesteuertes FF
Kein Takt
Direkt durch Eingangssignale
Basis-Flipflop, z. B. SR-FF aus NAND/NOR-Gattern, ändert Zustand sofort bei Eingangssignal
Taktgesteuertes FF
Mit Takt
Reagiert nur bei Takt
FFs, die nur bei bestimmten Taktbedingungen umschalten
Taktzustands-gesteuertes FF
Ja
Auf Taktzustand
Wirkt während Takt = 1 oder 0 → während gesamtem Pegel aktiv
Taktflanken-gesteuertes FF
Auf Taktflanke (↑ oder ↓)
Wirkt nur beim Übergang des Takts (z. B. steigende Flanke)
Einflanken-gesteuertes FF
Auf eine Flanke (↑ oder ↓)
Am häufigsten: steigende Flanke (↑); klassische D-, JK-, T-Flipflops
Zweiflanken-gesteuertes FF
Auf beide Flanken (↑ und ↓)
Schaltet bei steigender und fallender Taktflanke, z. B. für doppelte Taktfrequenznutzung
Welche Eingänge besitzt ein RS-Flipflop
Setzeingang
Rücksetzeingang
Erinnerung: Wann ist der Ausgang eines NOR-Gatters auf 1 ?
A
B
NOR
0
1
Beschreibe den Aufbau eines RS-Flipflops anhand von NOR-Gattern
Der SET-Eingang und der RESET-Eingang gehen beide an ein NOR-Gatter. Die Ausgänge beider NOR-Gatter werden jeweils mit dem anderen verknüpft. Dabei liegt der negierte Ausgang (hier Q2) auf dem Ausgang von dem NOR mit SET als Eingang. Der nicht negierte Ausgang liegt auf dem Ausgang des NOR des RESET-Eingangs.
Zustandstabelle für das RS-Flipflop
Hilfestellung:
Überlege dir den Aufbau des RS-Flipflops mit Gattern und gehe jeden Zustand durch.
RS-Flipflop: Tritt bei S=0 und R=0 beim Ausgang als nächster Wert Q+ eine 0 oder eine 1 auf?
FANGFRAGE
S=R=0 bedeutet bei einem RS-Flipflop einen Speichervorgang
D.h. Q+=Q
Ohne dass der vorausgehende Zustand Q bekannt ist, kann hier keine Aussage getroffen werden
Wodurch wir bei Flip-Flops allgemein der nächstfolgende Zustand bezeichnet
Durch den Zusatz “+”
Q+ ist der nächsteintretende Ausganszustand
Wann tritt ein irregulärer Zustand bei einem RS-Flipflop auf?
Hinweis: Ein irregulärer Zustand bedeutet dass die Ausgänge nicht komplementär zueinander sind.
(Es gilt also nicht Q und Q-negiert sind entgegengesetz 1 oder 0)
Wenn S=1 und R=1
Wovon hängt der folgende Ausgangswert eines RS-Flipflops ab?
SET-Eingang
RESET-Eingang
anliegender Ausgang Q
Zustandsfolgetabelle eines RS-Flipflops
KV-Diagramm eines RS-Flipflops
Schritt
Bestimmung der KV-Diagramm-Größe
Da es 3 Variablen gibt von denen die Zustandsgröße Q+ abhängt, muss ein 2x4 gewählt werden (2^3 Felder) .
Befülle die Zellen des KV-Diagramms nach der Z-Regel
Fasse benachbarte “1” zusammen, jedoch nur vertikal oder horizontal
Erstellung der vereinfachten Funktion aus umkreisten “1”-Werten
RS-Flipflop: Wann ist der Ausgang Q=1 ?
Immer wenn S=1 war ist Q so lange 1 bis R =1 ist
Irregulärer Fall mit S=R=1 außen vor gelassen
Durch welche Gatter kann ein “invertiertes” Basis-Flipflop hergestellt werden?
NAND-Gatter
Wahrheitstabelle eines RS-Flipflops aus NAND-Gattern
S
R
Q
Funktion
Speichern
Setzen
Rücksetzen
ungültig
Verbotener Zustand
Unterschied zwischen RS-Flipflop aus NAND oder NOR Gattern
NOR: S und R sind aktiv HIGH
NAND: S und R sind aktiv LOW
Wofür kann ein RS-Flipflop genutzt werden?
Zur Entprellung von mechanischen Schaltern und Tastern.
Prellen bei Schaltern und Tastern tritt auf, da die Kontakte nicht einen einzigen Kontakt herstellen und somit ein einziges konstantes Signal abgeben sondern häufig beim Schalten mehrere unterbrochene Kontaktphasen besitzen. Dadurch kann es passieren dass mehrere Signale gesendet werden.
RS-Flipflops verhindern dies, da nach dem Setzen des Signals erst ein Rücksetzen erforderlich ist bevor ein weiteres Signal gesendet wird.
Ist ein RS-Flipflop synchron oder asynchron
Asynchron, da die Reatktion auf Eingäng sofort wirken und nicht auf eine Taktgröße zur Synchronisierung geachtet wird.
Welche besondere Eigenschaft besitzt das D-Flipflop und wie ist es mit AND-Gattern aufgebaut.
Es ist taktzustandsgesteuert und ist eine Erweiterung des RS-Flipflops
Wann darf bei einem D- Flipflop nicht das Eingangssignal D verändert werden?
Wenn die Taktzustandsgröße C=1 ist, da sonst die Änderung am Signaleingang D direkt weitergegeben würde und es könnte zu einem Prellen kommen.
Wann tritt der irreguläte Zustand bei einem D-Flipflop auf ?
Erinnerung:
Irregulärer Zustand war beim RS-Flipflop wenn S=R=1 ist
Der irreguläre Zustand ist beim D-Flipflop nicht möglich
Wofür sind asynchrone Steuereingänge bei einem taktgesteuerten Flipflop da und was ermöglichen sie
Asynchrone Steuereingänge ermöglichen SET und RESET ohne Steuersignal
Dies ist beispielsweise wichtig wenn es um ein Notaus-Signal geht, wenn man keine Zeit hat auf das nächste Steuersignal zu warten.
Was ist der Nachteil eines D-Flipflops
Es ist keine Zustandserzeugung über 2 Eingänge möglich und das Ausgangssignal Q hängt immer direkt von dem Eingangswert D ab.
Wie ist ein JK- Flipflop aufgebaut?
Was sind die Eingänge
Welche Gatter sind vor dem RS-Flipflop
Eingänge:
J= Setzen , C= Takt , K= Löschen
Wie sieht die Zustandstabelle eines JK-Flipflops aus?
J
K
Nichts → Q bleibt wie es war
Q wird 1 → also gesetzt
Q wird 0 → also zurückgesetzt
Q wechselt den Zustand → Toggle (0 und 1)
Was versteht man unter Toggle
Das hin und her wechseln zwischen zwei Zuständen (hier i.R. zwischen 0 und 1)
Wie schnell passiert ein Toggle?
Abhängig von der Taktung des Bauteils
Was ist der Nachteil bei einem JK-Flipflop und wie lässt sich dieser vermeiden
Wenn J=K=1 und die Taktzustandsgröße auch =1 ist, kann es zu einem Toggle-Schwingzustand kommen (das Signal am Ausgang wechselt häufig hin und her, so lange wie die Taktzustandsgröße =1 ist)
Um dies zu vermeiden kann eine Flankensteuerung statt einer Taktsteuerung verwendet werden.
Woraus besteht ein Zweispeicher Flipflop
Aus zwei taktzustandsgesteuerten RS-Flipflops hintereinander
Was ist die Besonderheit der Ausgänge dieses JK-MS-FF
Es handelt sich um retardierte Ausgänge
PS: retardiert kommt hier nicht vom englischen Wort retarded sondern aus dem Lateinischen und heißt so viel wie verzögert.
Was sagt das Master-Slave Prinzip bei einem Zweispeicher Flipflop aus?
Der Master ist die führende Einheit und der Slave die folgende Einheit
Beim Zweispeicher Flipflop liest der Master bei Takt=1 die Eingänge und bei Takt=0 übernimmt der Slave die Zustände vom Master und übergibt sie an die Ausgänge.
Es ist immer nur einer von beiden Aktiv.
Dadurch dass der Slave bei Takt= 0 die von Master übernimmt und Q aktualisiert, ändert sich der Ausgang Q immer nur bei Fallender Flanke vom Taktsignal.
Wann ist bei diesem JK-MS-FF der Ausgang Q auf 1 ?
Immer wenn C= 1 werden vom Master die Eingänge J und K gelesen aber erst bei C=0 an den Slave weitergegeben, der damit dann den Ausgang Q bespielen kann. Daher ändert sich Q immer nur bei der fallenden Flanke von C
Wie sieht die Zustandsfolgetabelle eines JK MS FF aus ?
Wie groß ist die Periodendauer eines JK-MS-FF und wann kommt es zum Toggle
Toggle wenn J=K=1
Periodendauer =2C (das dopelte der Periodendauer des Steuertakts C)
Woraus besteht ein analoger / ein digitaler Differenzierer und wofür werden sie genutzt
Nutzung: Zur Taktflankensteuerung und Verhinderung von Flattern bei zu lange anliegendem Taktsignal und wechselnden Eingängen.
Analog: Aufbau aus Kondensator und Widerstand
Digital: Aufbau aus UND-Gatter mit 2 Eingangssignalen die vom selben Signal stammen. Das eine wird jedoch invertiert. Die Invertierung hat immer eine kleine technisch bedingte Zeitverzögerung, wodurch der UND-Zustand trotz der Invertierung für kurze Zeit wahr ist.
Zuletzt geändertvor 3 Tagen
