Wieviele zustände lassen sich mit n-vielen Flipflops abbilden?
2^n
Wieso heißt der asynchrone Zähler asynchron obwohl ein Takt anliegt?
Nur das erste Flip-Flop erhält den Takt vom Taktgeber, alle anderen werden durch den Ausgang des vorausgegangenen Flip-Flops getaktet.
Wieviele Zahlen lassen sich mit einem asynchronen Flipflop Zähler im Binärcode abbilden?
0-15 also 16 Zahlen
2^0
2^1
2^2
2^3
Erinnerung: n viele Flipflops können 2^n viele Zustände abbilden
Welche unterschiedlichen Zählrichtungen gibt es?
Aufwärtszäher
Abwärtszähler
Wieviele Zahlen kann der Zähler im BCD-Code abbilden
0-9, d.h. 10 Zahlen
Nach dem Zustand 1010 erfolgt ein Reset auf 0000
Wodurch kann die Reset-Bedingung eines asynchronen Zählers im BCD-Code abgebildet werden
Hilfestellung:
Über ein UND-Gatter und den Bedingungen kann ein Reset an allen Flip-Flops ausgelöst werden.
Was ist der Nachteil eines Zählers im BCD-Code
Es müssen ggf. um höhere Zahlen zu erreichen erst sogenannte Pseudo-Zustände durchlaufen werden.
Wann wird beim BCD-Zähler ein Reset durchgeführt? Erstelle das KV-Diagramm und leite die Funktion daraus ab.
Wann wird bei dieser Schaltung ein Reset gesetzt und welchem Zählcode entsprichts?
Wo liegt die LImitation dieser Schaltung, wann tritt theoretisch laut Gatter-Schaltung kein Reset auf obwohl einer auftreten sollte?
Wenn Q1*Q2*Q3=0 dann würde durch das NAND-Gatter eine 0 ausgegeben und kein Reset eingeleitet.
Dies ist in der Praxis aber schnuppe, da bei allen vorausgegangenen Zuständen bereits ein Reset erzeugt würde, noch bevor dieser eintreten könnte.
Was bewirkt der rote Teil dieser Schaltung und welchen Zählcode besitzt sie?
Zählcode: BCD
roter Teil:
Die Invertierung besitzt technisch bedingt immer eine kuze Verzögerung, wodurch der Ausgang des UND-Gatters für kurze Zeit eine 1 ist, was zum Zurücksetzen beim Einschalten führt.
PS: Ermöglicht hier also die typische AEG-Methodik² des Problemlösungszyklus nach der IT (Kurzform für Idiotentruppe)
Wodurch kennzeichnen sich synchrone Zähler?
Alle Takteingänge der Flip-Flops werden mit dem gleichen Taktsignal angesteuert.
Platzhalter MOD5 Zähler
Nenne die Funktion und Aufgabe eines Auffangregisters
Ein Auffangregister fängt Daten kontrolliert auf, hält sie stabil und gibt sie synchron (gesteuert durch Taktsignal) weiter.
Die Daten werden parallel an allen Flip-Flops ein und ausgegeben
Wie ist ein Auffangregitster aufgebaut? Verwende D-Flipflops mit Set- und Reset-Eingang
Da die FF alle im selben Takt parallel arbeiten muss der Takt-Eingang sowie der Reset Eingang von allen Flipflops gleich gesteuert sein.
Jedes FF bekommt einen eigenen Dateneingang und gibt an einem eigenen Datenausgang wieder aus.
Wie nennt man ein Register das die Daten seriell weitergibt, d.h. seriell von FF an FF
Schieberegister (engl. Shiftregister)
Wodurch erfolgt der Schiebevorgang beim Schieberegister
Durch das Taktsignal
Welches Bauteil ist hier abgebildet
Ein 4-bit Auffangregister
Wie wird das Schieberegister aus JK FF und einem NICHT-Gatter aufgebaut?
Schritt gleiches Taktsignal an jedem Flipflop
Serielle Verschaltung der Flipflops
Um den Toggle am ersten FF zu vermeiden wird einer der Eingänge mit dem NICHT-Gatter negiert.
Wie sehen die Signale zeitlich gesehen an einem Schieberegister aus?
Wodurch kennzeichnet sich ein Serien-Parallel Umsetzer
Die Daten kommen als einzelne Bits nacheinander rein und werden im Register gespeichert.
Die Daten werden dann aber alle auf einmal parallel ausgegeben
Steuerung erfolgt über Freigabesignal
Um Welche Art des Schieberegisters handelt es sich hier?
Serien-Parallel Umsetzer
Der Dateneingang erfolgt seriell durch die Reihenschaltung der JK-FF
Der Datenausgang erfolgt über die UND-Gatter vor den Ausgangssignalen und dem Freibgabesignal x parallel
Wann werden die Daten seriell eingelesen und wann werden die Ausgänge parallel über Q0…,Q3 ausgegeben.
Hilfe:
Samma bist du trollelt oida, mussts dir oanfach nur denken was bei x=0 und x=1 passiert.
x=0 : Das UND-Gatter links unten hat durch den invertierten Eingang mit C=1 ein Taktsignal von 1 und liest somit die Eingänge ein. Die UND-Gatter an den Ausgängen sind durch x=0 immer 0, es wird also nichts ausgegeben.
x=1 : Das UND-Gatter links unten hat durch den invertierten Eingang unabhängig von C immer ein Taktsignal von 0, es wird also nichts eingelesen. Die UND-Gatter der Ausgänge sind aber nun in der Lage je nach Signal an J0…J3 ein 1 oder 0 auszugeben. Es werden also die Daten ausgegeben.
Was bewirkt x= 1 in dieser Schaltung?
x=1 sorgt an den oberen UND-Gattern dafür, dass die Eingänge parallel eingelesen werden.
was bewirkt x=0 in dieser Schaltung?
Mit x=0 werden die parallelen Eingänge blockiert und der serielle Eingang kann Daten eingeben.
Was ist die Besonderheit an einem Umlauf-/Ringregister
Die Daten werden im Kreis weitergegeben. Wenn das letzte Flipflop ein Bit ausgibt, wird dieses zurück auf das Anfangsflip-flop geführt.
Dadurch kann eine 1 zum Beispiel im Kreis weitergegeben.
Wo liegt eine mögliche Limitation dieser Schaltung bezüglich des zurückgeführten Signals von Q3 und dem seriellen Eingang SE
Wenn von Q3 eine 1 zurückgeführt wird, dann könnte eine 0 am seriellen Eingang diese nicht überschreiben (da ODER-Gatter)
Hier bräuchte es weitere Logik, wie bspw. ein MUX
Um was für eine Schaltung handelt es sich hier?
Ein Schieberegister, auch als Pseudorandom-Register bekannt, da es so wirkt als ob eine zufällige Kombination entstünde.
Tatsächlich ist diese aber nach 2^n wiederholend.
(wenig in der Vorlesung gehabt, eine slide die keinen Text hat außer die Abbildung und headline, denke es sollte reichen zu wissen, dass es das gibt. )
Zuletzt geändertvor 6 Monaten
