Schaltwerke

BILD

Verhalten:

• Eingang s soll Speicher setzen (s=1 dann q=1)

• Eingang r soll Speicher rücksetzen (r=1 dann q=0)

• Speichern: r und s = 0, dann behält q letzten Wert

• Verboten r und s gleichzeitig 1

• Zustandsvariable q und ihre Negation stahen am Ausgang zur Verfügung

• arbeiten ohne zentralen Takt

  • reagieren sofort auf jede Änderung der Eingangs- und Zustandsvariablen

  • sehr störempfindlich

Um das asynchrone RS-Flipflop in ein synchrones Schaltwerk umzuwandeln, muss ein Taktsignal eingeführt werden, das die Änderung der Zustandsvariablen in der inaktiven Taktphase verhindert.

leicht zu erreichen:

indem man die beiden Eingänge durch je ein UND-Gatter mit diesem Takt verknüpft

BILD

BILD

• gibt den Zustandsübergang eines Flipflops unter den verschiedenen Eingabebelegungen wieder

BILD

BILD

• RS-FlipFlop (asynchron), RS-Flipflop (synchron)

  • r=s=1 verboten

• D-Flipflop

  • r=s=1 Verbot wird immer beachtet

• JK-Flipflop

  • r=s=1: Ausgang wird komplementiert

• T-Flipflop

  • Eingang = 1: Ausgang wird komplementiert, sonst speichern

BILD

• Lineare Anordnung von Flipflops zur Speicherung mehrerer Bits (Bitvektor).

• Flipflops werden mit einem gemeinsamen Takt angesteuert

Einfachstes Register

• unverkoppelt nenbeneinander gesetzte D-FlipFlops

im Allgemeinen werden FlipFLops durch zusätzliche gemeinsame Steuersignale beeinflusst

• Kette von in Reihe geschalteten Registern oder D-FlipFlops

• Ausgang eines Speicherelements jeweils mit dem Eingang des nächsten verbunden

BILD

Zusätzliche Steuereingänge ermöglichen mehr als

das reine Schieben von Daten.

• Parallele Eingabe mehrerer Bits

• Wahlweises Rechts-/Links-Schieben

• Verriegeln der Eingänge

• serielle Bitstrom wird auf den Serieneingang d des Schieberegisters geleitet.

• Ist das Schieberegister gefüllt (nach 4 Takten), stehen alle Bits gleichzeitig an den Parallelausgängen (y0, y1, y2, y3) zur

  Verfügung, oder sie llassen sich mit weiteren Takten wieder seriell am Ausgang entnehmen

BILD

• Ein Schieberegister mit parallelen Eingängen kann in ähnlicher Weise zur Parallel-Serien-Wandlung eingesetzt werden

• Je nach Schieberichtung kann eine Warteschlange oder ein Stapelspeicher realisiert werden

• Über den Load-Eingang kann man auf Parallel-Eingabe umschalten

• Mit dem nächsten Takt werden dann die Daten d1, d2, d3 parallel geladen und erscheinen an den Ausgängen y1, y2 , y3

• Auf diese Weise ist nicht nur eine Serien-Parallel-Wandlung, sondern auch eine Parallel-Serien Wandlung möglich

BIld

Verbindet man den seriellen Ausgang eines Schieberegisters mit seinem seriellen Eingang,

• erhält man einen Umlaufspeicher (Ringzähler), der eine Bitfolge

  • beliebig lange zwischenspeichern kann und dabei im Kreise schiebt.

BILD